src/common/port.rs

   1 /*
   2  * Copyright (c) 2019 Tilman Sauerbeck (tilman at code-monkey de)
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining
   5  * a copy of this software and associated documentation files (the
   6  * "Software"), to deal in the Software without restriction, including
   7  * without limitation the rights to use, copy, modify, merge, publish,
   8  * distribute, sublicense, and/or sell copies of the Software, and to
   9  * permit persons to whom the Software is furnished to do so, subject to
  10  * the following conditions:
  11  *
  12  * The above copyright notice and this permission notice shall be
  13  * included in all copies or substantial portions of the Software.
  14  *
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  16  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  17  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  18  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS BE
  19  * LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION
  20  * OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION
  21  * WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
  22  */
  23
  24 use register;
  25
  26 type Reg32 = register::Register<u32>;
  27
  28 const PORT_BASE: u32 = 0x40049000;
  29
  30 pub const PORTA: u32 = PORT_BASE + 0x0000;
  31 pub const PORTB: u32 = PORT_BASE + 0x1000;
  32 pub const PORTC: u32 = PORT_BASE + 0x2000;
  33 pub const PORTD: u32 = PORT_BASE + 0x3000;
  34 pub const PORTE: u32 = PORT_BASE + 0x4000;
  35
  36 const SIM_SCGC5: u32 = 0x40048038;
  37
  38 const PORT_PCR_MUX_SHIFT: u32 = 8;
  39 const PORT_PCR_MUX_MASK: u32 = 3 << PORT_PCR_MUX_SHIFT;
  40
  41 const PORT_PCR_PE: u32 = 1 << 1;
  42 const PORT_PCR_PS: u32 = 1 << 0;
  43
  44 const SIM_SCGC5_PORTA: u32 = 1 << 9;
  45 const SIM_SCGC5_PORTB: u32 = 1 << 10;
  46 const SIM_SCGC5_PORTC: u32 = 1 << 11;
  47 const SIM_SCGC5_PORTD: u32 = 1 << 12;
  48 const SIM_SCGC5_PORTE: u32 = 1 << 13;
  49
  50 pub enum Pull {
  51     None,
  52     Up,
  53     Down,
  54 }
  55
  56 fn pcr_offset(pin: u32) -> u32 {
  57     pin * 4
  58 }
  59
  60 pub fn init() {
  61     let mut scgc5 = Reg32::new(SIM_SCGC5);
  62
  63     scgc5.modify(|v| {
  64           v
  65         | SIM_SCGC5_PORTA
  66         | SIM_SCGC5_PORTB
  67         | SIM_SCGC5_PORTC
  68         | SIM_SCGC5_PORTD
  69         | SIM_SCGC5_PORTE
  70     });
  71 }
  72
  73 pub fn set_af(port: u32, pin: u32, af: u32) {
  74     let mut pcr = Reg32::new(port + pcr_offset(pin));
  75
  76     pcr.modify(|v| {
  77         (v & !PORT_PCR_MUX_MASK) | (af << PORT_PCR_MUX_SHIFT)
  78     });
  79 }
  80
  81 pub fn set_pull(port: u32, pin: u32, pull: Pull) {
  82     let mut pcr = Reg32::new(port + pcr_offset(pin));
  83
  84     match pull {
  85         Pull::None => {
  86             pcr.modify(|v| {
  87                 v & !PORT_PCR_PE
  88             });
  89         },
  90         Pull::Up => {
  91             pcr.modify(|v| {
  92                 v | PORT_PCR_PE | PORT_PCR_PS
  93             });
  94         },
  95         Pull::Down => {
  96             pcr.modify(|v| {
  97                 (v | PORT_PCR_PE) & !PORT_PCR_PS
  98             });
  99         },
 100     }
 101 }